阻抗控制微带线
从模组射频引脚到天线端口的微带线或共面波导应保持 50 Ω 特性阻抗，线宽、铜厚、介质厚度与介电常数共同决定阻抗。偏离会导致额外反射与损耗。高频段（如 LTE 高 band 与 NR）上，弯角宜采用圆弧或切角而非直角，减少辐射与阻抗不连续。差分线若用于高速数字接口，也应与 RF 分区隔离，避免串扰。
参考地与回流
射频信号返回电流沿最小电感路径在参考地平面流动，若走线下方地平面被分割或存在长槽，回流路径被迫绕远，形成等效电感与辐射。模组下方应保证完整接地平面，必要时用密集地过孔缝合。数字与模拟地分割需谨慎，错误分割可能导致共模噪声与杂散。蜂窝模组附近避免布高速开关电源与晶振走线，降低近场耦合。
分区与屏蔽
典型布局将 PA、滤波器与天线端置于 RF 区，数字基带与电源管理在另一区，二者通过屏蔽罩或物理距离隔离。天线净空区应无金属、无大铜面与无磁性元件。若使用弹片天线，焊盘与馈点位置应严格按模组参考设计，避免随意拉长走线。
可制造性
量产时需考虑阻抗公差：层压厚度偏差会使阻抗漂移，可在设计中心值上留裕量。阻抗测试条可放在板边供工艺监控。对于二阶 HDI 等复杂板，过孔残桩与背钻可能影响高频性能，应与板厂沟通。
工程实践补充
针对「PCB 射频走线」的跨团队协同：硬件提供阻抗与电源预算，射频提供杂散与灵敏度余量，嵌入式明确线程模型与存储寿命，云端明确 SLA 与限流。对 NB-IoT 等场景，业务模型需与唤醒周期、包长与下行容量匹配；对车载与移动场景，需考虑切换与漫游时的会话保持。项目收尾做一次「红队」式复盘：弱网、掉电、证书过期、时钟跳变与存储写满是否都有定义行为。